AMD porta sul mercato la sesta generazione di processori EPYC, nome in codice Venice, e presenta per la prima volta nel segmento server le architetture Zen 6 e Zen 6C. La nuova famiglia EPYC 9006 punta soprattutto ad aumentare la densità di calcolo nei data center, dove la crescita dei carichi legati all'intelligenza artificiale impone di sfruttare meglio energia, memoria e spazio disponibile nei rack. Le configurazioni più estreme arrivano a 256 core e 512 thread per socket, mentre le varianti orientate alle prestazioni per singolo core raggiungono frequenze fino a 5,3 GHz.
Il salto generazionale non dipende soltanto dall'aumento del numero di core. AMD ha rivisto diverse componenti interne, ampliato le cache, introdotto nuove istruzioni e aggiornato le piattaforme di collegamento con memoria e acceleratori. L'obiettivo è coprire esigenze differenti, dal cloud computing all'HPC, passando per l'inferenza IA e i carichi di lavoro agentici.
Zen 6 e Zen 6C: più core, cache più capienti e IPC superiore
Le due architetture condividono la stessa ISA, ma sono progettate per priorità differenti. Zen 6 è la variante classica, pensata per frequenze elevate e prestazioni per core, mentre Zen 6C privilegia la densità, con un numero maggiore di core per chiplet. Entrambe introducono miglioramenti nelle unità di previsione dei salti, negli scheduler, nelle code di caricamento e archiviazione e nel buffer di riordinamento delle istruzioni. Il front-end dispone di una cache operativa più ampia, capace di fornire fino a 18 operazioni per ciclo, mentre il Reorder Buffer passa a 640 voci.
AMD ha inoltre ampliato le risorse dedicate all'esecuzione: ogni core dispone di sei ALU, quattro unità di caricamento e due di scrittura, con una cache L2 privata da 1 MB. Tra le novità figurano il supporto completo alle istruzioni AVX-512 FP16, quattro pipeline VNNI INT8 e nuove istruzioni per la moltiplicazione di matrici binarie. Sono stati introdotti anche aggiornamenti per virtualizzazione, gestione della memoria e sicurezza.
La differenza tra le due varianti emerge soprattutto nella struttura dei chiplet. Un complesso Zen 6 può ospitare fino a 12 core e 48 MB di cache L3, mentre Zen 6C arriva a 32 core e 128 MB di L3. Nel confronto a parità di frequenza e con configurazioni da 16 core, AMD dichiara un incremento medio dell'IPC del 27% rispetto a Zen 5, con un vantaggio del 20% nei carichi enterprise e cloud e del 31% nelle applicazioni IA. Si tratta di risultati dichiarati dal produttore, non di misurazioni indipendenti.
La piattaforma SP7 rappresenta la soluzione più completa. Le versioni Zen 6 possono integrare fino a otto CCD da 12 core, per un massimo di 96 core e 384 MB di cache L3. Le configurazioni Zen 6C arrivano invece a otto CCD da 32 core, raggiungendo 256 core, 512 thread e 1.024 MB di cache L3. Le frequenze massime dichiarate sono rispettivamente di 5,3 GHz e 4,1 GHz.
AMD affianca a SP7 la piattaforma SP8, destinata a sistemi più compatti e configurazioni con uno o due socket. Qui le versioni Zen 6C arrivano a 128 core, mentre quelle Zen 6 raggiungono 96 core. Il numero di canali di memoria scende da 16 a 8 rispetto a SP7 e il limite di potenza delle CPU passa da 600 a 400 watt. La scelta permette di contenere dimensioni e consumi, pur mantenendo il supporto alle memorie MRDIMM più veloci.
Le due piattaforme adottano collegamenti PCIe 6.0 e supportano CXL 3.1. SP7 offre fino a 128 linee PCIe 6.0 nelle configurazioni a due socket e 96 in quelle a socket singolo; SP8 arriva rispettivamente a 192 e 128 linee. Il progetto utilizza inoltre due die di I/O realizzati con processo a 3 nm e la quinta generazione di Infinity Fabric per la comunicazione tra chiplet.
Memorie MRDIMM, più banda e nuove opzioni per CXL
La memoria è uno degli elementi su cui AMD concentra maggiormente l'attenzione. EPYC Venice supporta DDR5 MRDIMM di seconda generazione fino a 12.800 MT/s, con una banda aggregata dichiarata fino a 1,6 TB/s su SP7. Le DDR5 RDIMM standard arrivano invece a 8.000 MT/s, con una banda massima di 1 TB/s e una capacità fino a 8 TB per socket.
È previsto anche il supporto a LPDDR5X SOCAMM2 e CXL 3.1, che permette di ampliare la memoria disponibile attraverso moduli esterni. Secondo AMD, la tecnologia CXL può offrire una riduzione del costo per gigabyte fino all'87% rispetto alla DDR5, con capacità nell'ordine di diversi terabyte per socket e senza richiedere modifiche alle applicazioni. Anche in questo caso si tratta di una stima del produttore, legata alle configurazioni considerate.
Un altro fronte riguarda l'utilizzo dell'energia. AMD individua tre problemi ricorrenti nei data center: capacità elettrica dei rack che rimane inutilizzata, consumi elevati anche quando i sistemi lavorano a carico ridotto e proliferazione di modelli di CPU differenti per rispondere alle diverse esigenze delle macchine virtuali.
Per affrontarli introduce tre tecnologie. Unified Power Provisioning, o UPP, punta a recuperare capacità elettrica inutilizzata e a ospitare più server nello stesso rack. Utilization-Based Power Scaling, abbreviata in UBPS, adatta invece il consumo al numero di core effettivamente attivi, riducendolo durante i periodi di attività limitata e aumentando la potenza quando arrivano carichi improvvisi. Frequency-Adaptive Spectrum Technology, infine, permette di assegnare frequenze differenti a gruppi di core, così da combinare prestazioni elevate e alta densità all'interno dello stesso processore.
Sul fronte della sicurezza, Venice introduce il supporto a Caliptra 1.2, una tecnologia open source per la radice di fiducia hardware, oltre a miglioramenti per l'esecuzione riservata e la protezione delle macchine virtuali. AMD parla anche di preparazione alla crittografia post-quantistica, protezione dei collegamenti e maggiore tracciabilità dei componenti lungo la filiera produttiva.
Le prestazioni dichiarate da AMD contro Intel e NVIDIA
I numeri presentati dall'azienda sono ambiziosi. Rispetto alla prima generazione EPYC, Venice promette prestazioni fino a 19,9 volte superiori nei calcoli general purpose, 18,6 volte nei carichi scientifici e una banda di memoria cresciuta di 9,6 volte. Nel confronto con Intel Xeon Granite Rapids, AMD indica un vantaggio medio di 2,2 volte nei carichi HPC, con picchi fino a 3,2 volte. Anche le configurazioni con 96 core, quindi con il 25% di core in meno rispetto al modello Intel a 128 core utilizzato nel confronto, arriverebbero a prestazioni superiori in alcuni test.
Per l'intelligenza artificiale, AMD dichiara vantaggi fino a 4,4 volte rispetto a Granite Rapids, mentre nei carichi enterprise e cloud il confronto con le soluzioni concorrenti indica risultati fino a 1,5 volte superiori rispetto alla precedente generazione Turin. L'azienda mette inoltre a confronto Venice con la CPU NVIDIA Vera, rivendicando una maggiore densità di thread per megawatt e più core per rack.
Sono risultati da leggere tenendo presente che provengono dalle prove selezionate e presentate da AMD, con configurazioni e applicazioni specifiche. Saranno le recensioni indipendenti e soprattutto le implementazioni nei data center a chiarire quanto questi vantaggi si traducano in prestazioni effettive e risparmi operativi.
Con EPYC 9006, AMD non punta soltanto a conquistare la leadership nei benchmark, ma a proporre una piattaforma più flessibile per un mercato che deve alimentare modelli IA sempre più complessi senza far crescere proporzionalmente consumi e costi. La combinazione di 256 core, cache fino a 1 GB, memoria MRDIMM e nuove tecnologie di gestione energetica rende Venice uno dei debutti architetturali più importanti dell'azienda nel segmento server. La sfida con Intel e NVIDIA si giocherà ora sulla capacità di mantenere queste promesse nei sistemi realmente utilizzati da cloud provider e grandi infrastrutture.
