Taiwan Semiconductor Manufacturing Company (TSMC), principale produttore mondiale di semiconduttori, si prepara a compiere un nuovo passo verso la miniaturizzazione dei chip. Dopo aver confermato l'avvio della produzione dei wafer a 2 nanometri entro la fine del 2025, l'azienda starebbe già pianificando la fase successiva: l'introduzione del nodo a 1,4 nanometri, denominato A14.
Secondo quanto riportato dal quotidiano taiwanese Commercial Times, TSMC intende dare il via alle prime attività produttive del processo A14 già sul territorio nazionale, ma senza ricorrere alle nuove macchine litografiche High-NA EUV sviluppate da ASML, note per l'elevato costo e la complessità tecnica.
Il piano industriale di TSMC per i chip A14
Il piano industriale prevede la costruzione di un impianto dedicato a Taichung, nel centro di Taiwan, con l'inizio dei lavori previsto entro la fine del 2025. Tuttavia, la produzione di massa non dovrebbe iniziare prima della seconda metà del 2028. Si tratta di una tempistica in linea con quanto anticipato in precedenti documenti interni, che indicano anche un potenziale miglioramento dell'efficienza energetica fino al 30% rispetto ai nodi attuali.
La fase di ricerca e sviluppo per il processo a 1,4 nm sarà concentrata nello stabilimento di Hsinchu, il cuore tecnologico di TSMC. Secondo fonti locali, l'azienda avrebbe già avviato le assunzioni necessarie per la futura linea di produzione di Taichung, dove ad agosto sono stati concessi i permessi di costruzione per tre nuovi edifici. L'investimento complessivo stimato raggiungerebbe 1.500 miliardi di dollari taiwanesi, circa 45 miliardi di euro, una cifra che comprenderebbe anche l'acquisto di 30 sistemi litografici EUV di ultima generazione, previsto per il 2027.
Nonostante l'ingente investimento, TSMC avrebbe deciso di non adottare le nuove macchine High-NA EUV di ASML, il cui costo unitario si aggira intorno ai 372 milioni di euro. Questa scelta riflette una strategia di contenimento dei costi e di ottimizzazione delle risorse già disponibili: l'azienda sostiene infatti che le proprie attrezzature attuali siano sufficienti per produrre wafer a 1,4 nm, sfruttando tecniche avanzate di multi-patterning.
Il multi-patterning è una metodologia che consente di ottenere strutture estremamente sottili attraverso più passaggi di esposizione e incisione, aumentando la complessità e i tempi di produzione ma riducendo la necessità di nuovi macchinari. È la stessa tecnica impiegata da SMIC, il principale produttore cinese di semiconduttori, per raggiungere il nodo a 5 nm senza accesso alle tecnologie EUV. Tuttavia, TSMC dispone già di una base consolidata di apparecchiature EUV e di un'esperienza di processo più avanzata, fattori che dovrebbero consentirle di mantenere un margine competitivo nel lungo periodo.
Le fonti del settore evidenziano che questo approccio comporterà inevitabilmente sfide in termini di rendimento produttivo. Le prime fasi della produzione a 1,4 nm saranno probabilmente soggette a un metodo sperimentale "trial and error", volto a migliorare progressivamente l'efficienza e la resa. Il percorso di ottimizzazione, tuttavia, appare compatibile con la finestra temporale stabilita, lasciando a TSMC alcuni anni per perfezionare il processo prima dell'avvio su larga scala.
Un ulteriore vantaggio per l'azienda taiwanese è rappresentato dal fatto che, a differenza di altri produttori, possiede già la maggior parte delle infrastrutture necessarie per supportare la litografia estrema. L'esperienza accumulata con i nodi a 3 e 2 nm potrebbe quindi ridurre i rischi tecnici e i tempi di validazione industriale del processo A14. Intanto TSMC vola grazie all'IA e annuncia ricavi superiori alle attese nel terzo trimestre del 2025.
